La distribución se hace de la siguiente manera: Para la primera variable, en cualquier caso, tendrá debajo de ella en primer lugar la mitad de sus filas con valores de encendidos (1) y posteriormente la otra mitad con valores apagados (0), es decir: (k/2)+(k/2)=k. Para la segunda variable se alternarán los valores, iniciando con unos (1) y siguiendo los ceros (0), distribuyéndolos de la siguiente manera: (k/4)+(k/4)+(k/4)+(k/4)=k. Para la tercera variable igual procedimiento tal que: (k/8)+(k/8)+(k/8)+(k/8)+(k/8)+(k/8)+(k/8)+(k/8)=k. Y así sucesivamente dependiendo del número de variables. Si se tiene la negación de una variable, la distribución es igual que la de la variable no-negada pero se iniciará con valores apagados (0) seguida de los encendidos (1). Recordemos que las variables negadas se reconocen porque tienen apóstrofes, ejemplos: A’, B’, C’,…).

En el ejemplo que nos compete, se presenta a continuación como queda la tabla una vez se haya rellenado con sus respectivos ceros y unos debajo de cada variable:

Como se puede apreciar en esta tabla lógica de 8 filas, siguiendo el criterio anterior, la variable A tiene debajo de ella 4 casillas encendidas seguida de 4 casillas apagadas, la variable A’ tiene debajo de ella 4 casillas apagadas seguidas de 4 casillas encendidas, la variable B tiene debajo de ella la secuencia 2 casillas encendidas seguida de 2 casillas apagadas, la variable B’ tiene la secuencia 2 casillas apagadas seguidas de 2 casillas encendidas y finalmente la variable C tiene la secuencia de 1 casilla encendida seguida de 1 casilla apagada y la variable C’ la secuencia de 1 casilla apagada seguida de una casilla encendida. Una vez completada las secuencias binarias de unos y ceros es hora que intervenga el árbol de programación, primero se programan o completan los paréntesis ya que ellos representan el signo de agrupación de menor orden en el árbol de programación que nos ocupa, el nivel correspondiente al paréntesis tiene 3 nodos (o puntos de encuentro), en dichos puntos se aplica la tabla lógica de la disyunción () o conjunción ().

Sabiendo que la disyunción es apagado (0) cuando sus elementos son apagados (0), y la conjunción es encendido (1) cuando sus elementos son encendidos (1), la resolución de los paréntesis en la tabla que nos ocupa es la siguiente: En el nodo (AB), como es una disyunción se escribe cero (0) en la fila donde ambos elementos son cero (0) y eso ocurre en la dos últimas filas; el resto de filas de dicha columna se rellenan con uno (1). En el nodo (CA’) como es una conjunción se escribe uno (1) en la fila donde sus elementos son uno (1), eso ocurre en la 5° y 7° filas; las filas restantes de dicha columna se rellena con cero (0). En el nodo (C’B), por ser una disyunción, se escribe cero (0) en la 3° y 7° filas, el resto de las filas de dicha columnas se rellenan con uno (1). La tabla lógica resultante es:

Luego, resolviendo los nodos correspondientes a los corchetes: [(CA’)B’], donde guiándose del árbol de programación es la conjunción del resultado del paréntesis (CA’) y la variable B’, solo se escribe cero (0) en la 1°, 2° y 6° filas; en el resto de filas de dicha columna se escribe uno (1). En el caso del nodo [C(C’B)], bajo la guía del árbol de programación resulta que es la conjunción de la variable C con el resultado del paréntesis (C’B), solo se escribe uno (1) en 1° y 5° filas; el resto de las casillas de esa columna se rellena con cero (0), la tabla lógica resultante de lo que se acaba de explicar es la siguiente:

Continuando con la elaboración de la tabla lógica, los nodos correspondientes a las llaves: {(AB)[(CA’)B’]} y {[C(C’B)]A}, se resuelven guiándose en ambos casos en el árbol de programación, para la llave {(AB)[(CA’)B’]}, se escribe uno (1) en la 3°, 4° y 5° casillas; en

las restantes se rellenan con cero (0). Para la llave {[C(C’B)]A} solo se escribe uno (1) en la primera casilla y las restantes se rellenan con cero (0), quedando la taba de la siguiente manera:

Finalmente, el nodo correspondiente al conectivo principal cuyo nivel de programación está identificado con un asterisco (*) es la conjunción de los resultados de las llaves anteriores, al valorar se escribe cero (0) en la 2°, 6°, 7° y 8° casillas; mientras que las casillas restantes se llenan con uno (1). Vale la pena acotar que cuando la columna correspondiente al conectivo principal todas sus casillas son cero (0), el polinomio es una CONTRADICCIÓN desde el punto de vista lógico; para efectos del circuito eso es un CORTO CIRCUITO, es decir que ese circuito con esa configuración no va a permitir el flujo de corriente. En cambio, cuando todas las casillas del conectivo principal son uno (1), el polinomio es una TAUTOLOGÍA desde la lógica; pero en el lenguaje del circuito eso es un PUENTE, es decir ese circuito siempre permitirá el paso de corriente desde el punto (1) al punto (2). Pero si las casillas correspondientes a la columna del conectivo principal tienen ceros (0) y unos (1) en distintas combinaciones el polinomio es una CONTINGENCIA y desde el punto de vista del circuito es lo que se denomina un circuito NORMAL. Ya que un circuito normalmente bajo ciertas condiciones permite el flujo de corriente y para otras condiciones no lo permite. Después de echa esta acotación, se presenta la tabla lógica final:

Esta tabla lógica corresponde a una CONTINGENCIA o a un circuito normal, y tiene 4 maneras de funcionar o permitir el paso de corriente y 4 maneras de cerrar dicho paso de corriente. Los colores se usaron con fines didácticos. Se presenta a continuación el circuito y su tabla lógica:

En conclusión: el circuito permite el paso de corriente desde el punto (1) hasta el punto (2) en cualquiera de los siguientes casos:

1.- Dispositivos: A (Encendido), B (Encendido), C (Encendido)

2.- Dispositivos: A (Encendido), B (Apagado), C (Encendido)

3.- Dispositivos: A (Encendido), B (Apagado), C (Apagado)

4.- Dispositivos: A (Apagado), B (Encendido), C (Encendido)

Hay diversas maneras de representar los estados del circuito, una de ellas consiste en la elaboración de una tabla de programación auxiliar donde se represente dichos estados, la tabla auxiliar puede ser añadida a la tabla lógica o se puede hacer por separada, en este caso se hará por separado para mostrar su respectivo llenado, ya que se puede llenar como se desee, (bajo los criterios del estado del circuito, o en orden numérico de las variables), pero a efectos prácticos es irrelevante el estilo del llenado y solamente se hará para organizar la información, la cual al ser la misma no altera el contenido de la tabla lógica. Se presenta a continuación un par de ejemplos de tablas de programación auxiliar para el ejemplo que se ha desarrollado hasta ahora:

Conversión del polinomio lógico al circuito serie-paralelo:

Es posible hacer la conversión de polinomios lógicos a circuitos serie-paralelo, sin embargo la profundización de este tópico se hará en los próximas páginas del presente artículo ya que son extensos y requieren un dominio más que elemental debido al hecho que los polinomios lógicos no poseen exclusivamente conjunciones () o disyunciones () como únicos conectivos lógicos, también poseen condicionales () y bicondicionales (). Además que las negaciones en un polinomio no afectan solamente a una variable sino también a estructuras más elaboradas, allí es vital dominar bien las leyes de D’Morgan y similares para lograr una traducción sin errores, por los momentos se abordará la traducción de polinomios lógicos sencillos a circuitos serie-paralelo.

Los polinomios lógicos elementales son aquellos compuestos por conjunciones o disyunciones y las negaciones solamente afectan a una variable, el procedimiento básicamente consiste en transformar desde los signos de agrupación más elementales como los paréntesis ( ) y luego continúa haciendo con los corchetes [ ] y demás signos de agrupación hasta llegar al conectivo principal.

Ejemplo#2: Dibuje el circuito correspondiente al siguiente polinomio:

[(AC’)B]{[(C’D)A][A(A’B)]}

1er paso: La traducción del tramo: [(AC’)B] es:

2do paso: La traducción del tramo: {[(C’D)A][A(A’B)]} es:

3er paso: El conectivo que une el corchete [(AC’)B] con la llave {[(C’D)A][A(A’B)]}, es una conjunción () lo que implica que el circuito dibujado en el primer paso se conecta en serie con el circuito dibujado en el segundo paso, con lo que el circuito resultante es el siguiente:

Hasta aquí se hace el abordaje de la fusión de los contenidos concernientes a álgebra booleana y circuitos serie-paralelo, en las siguientes páginas se profundizará en estos tópicos y

se abordarán otros conectivos lógicos como condicionales y bicondicionales, las leyes de D’Morgan, operaciones del álgebra aplicada a circuitos serie-paralelo, entre otras cosas.

Se dejará al lector como actividad la verificación de la construcción del polinomio lógico correspondiente al siguiente circuito serie-paralelo: (Puede después de ello realizar la tabla lógica)

|[(AC’)B]{[(CA’)B](CD)}|(C’D)|{(A’B)[(D’C’)(AB)]}(CD)|

Leyes de D’Morgan en Polinomios Lógicos y su conversión a circuitos serie-paralelo:

Como ya se mencionó, los circuitos serie-paralelo están gobernados en sus traducciones por las conjunciones y disyunciones, pero es hora de profundizar en los aspectos concernientes a la traducción de polinomios lógicos donde las negaciones no solo afecten a las variables sino a las agrupaciones de ellas, ya que se pueden traducir o dibujar conexiones en serie o en paralelo; pero traducir o dibujar la negación de una asociación no es posible ya que estamos hablando del estado contrario de dicha asociación. En esos casos se usará las leyes de D’Morgan, las cuales enuncian lo siguiente:

Primera Ley: (AB)’A’B’. El complemento o negación de una asociación binaria en serie es equivalente a la asociación en paralelo de las negaciones o complementos de sus elementos. A continuación sus tablas lógicas donde se constata la veracidad de dicha ley: